# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-232053

(43)Date of publication of application: 12.10.1987

(51)Int.CI.

G06F 12/06 G06F 1/04

(21)Application number: 61-077174

(71)Applicant: ALPS ELECTRIC CO LTD

(22)Date of filing:

02.04.1986


(72)Inventor: SAITO YOSHIHARU

## (54) OPERATION SPEED CONTROLLING DEVICE FOR MICROCOMPUTER

#### (57)Abstract:

PURPOSE: To heighten processing speed of a system as a whole by making switching control of a switching circuit by signals of a microcomputer according to operation speed of an IC device selected by the microcomputer.

CONSTITUTION: A microcomputer 3 controls a switching circuit 14 according to operation speed of an IC device to be selected by signals of software. If an IC device of high operation speed is selected, the microcomputer selects a clock signal, and if an IC device of low operation speed is selected, selects a frequency dividing clock signal of low frequency. At the time of the microcomputer 3 makes internal processing at high speed, the switching circuit 14 is switched to the clock signal and controlled. In case of a microcomputer of CMOS type, etc., and a low power consumption mode is to be set, the switching circuit 14 is switched to one of frequency dividing signals to slow down processing speed and reduce power consumption.



#### (9日本国特許庁(JP)

① 特許出願公開

### ⑩公開特許公報(A)

昭62-232053

 $\mathfrak{glnt}_{\mathcal{C}}$ 

識別記号

庁内整理番号

每公開 昭和62年(1987)10月12日

G 06 F 12/06 1/04 6711-5B 7157-5B

審査請求 未請求 発明の数 1 (全3頁)

99発明の名称

マイクロコンピュータの動作速度制御装置

②特 願 昭61-77174

**20出 願 昭61(1986)4月2日** 

73発明者 斉藤

夏 暗

東京都大田区雪谷大塚町1番7号 アルプス電気株式会社

内

①出 願 人 アルプス電気株式会社

東京都大田区雪谷大塚町1番7号

明 如 一部

#### 1. 発明の名称

マイクロコンピュータの動作速度制御装置

#### 2、特許請求の範囲

#### 3、発明の詳細な説明

#### (産業上の利用分野)

本発明は、 動作速度の異なる複数の I C 装置を 備えたマイクロコンピュータシステムにおいて、 選択された I C 装置の動作速度に応じてマイクロ コンピュータの動作速度を切り換え、システム全体の処理速度を適宜にするようにしたマイクロコンピュータの動作速度制御装置に関するものである。

#### (従来の技術)

に処理がなされる.

(発明が解決しようとする問題点)

本発明の目的は、上記した従来のマイクロコン ビュータシステムの同型点を解決すべくなされた もので、選択された I C 装置の動作速度若しくは マイクロコンピュータ自体の適宜な動作速度に応

#### (実施例の説明)

以下、本発明の実施例を第1図を参照して説明する。第1図は、本発明のマイクロコンピュータの助作速度制御装置の一実施例が組み込まれたマイクロコンピュータシステムのブロック回路図である。

第1図において、クロック発生回路1から出力

じてマイクロコンピュータの動作速度を切り換えることで、システム全体として適宜な処理速度となるようにしたマイクロコンピュータの動作速度 **制御装置を提供することにある**。

(問題点を解決するための手段)

かかる目的を達成するために、本発明のマイククロックの動作速度制御装置は、クククタクロック信号を出口のクロック信号を出口のクロック信号を分別のフロック信号を分別のフロック信号を表して分別のフロック信号と、前記のカーとをものでは、動作ではないとなると、がは、ないの動作をできない。
は、の動作をはいる。

(作用)

選択されたIC装置の動作速度に応じてマイクロコンピュータの信号で切換回路を切換制御し

されるクロック信号は、クロック信号線2を介し て分周比の異なる2個の固定分周回路12, 13と切 換回路14とに与えられる。そして、これらの固定 分周回路12.13で、例えば、1/2、1/4等に クロック信号が分周された分周クロック信号が出 力されて分周クロック信号線15,16を介して切換 回路14に与えられる。この切換回路14は、マイク ロコンピュータ 3 から切換回路制御線 1.7を介して ソフトウエアにより側側される切換信号が与えら れ、クロック信号若しくは分周クロック信号のい ずれかしつが切換回路出力信号線18を介してマイ クロコンピュータ3に与えられる。そして、マイ クロコンピュータ3は、切換回路14から与えられ るクロック周波数に応じた動作速度でアドレス データをアドレスパス4を介してアドレスデコー ダ5に与え、第2図に示す従来装置と同様に、1 C装置 6、 7、 8 のいずれか 1 個を選択する。

かかる構成において、マイクロコンピュータ 3 は、ソフトウエアの信号により選択すべき L C 装置の動作速度に応じて切換回路 14を制御し、速

#### 特開昭62-232053 (3)

い動作遠度の I C 装置の選択であればクロック信号を選択し、遅い動作速度の I C 装置の選択であれば周波数の低い分周クロック信号を選択する。

また、マイクロコンピュータ3が高速で内部処理するときは、切換回路14をクロック信号に切換別師し、CNOS型等のマイクロコンピュータであって低消費電力モードを設定するときは、切換回路14を分周クロック信号のいずれかに切換制御して遅い処理速度として電力消費を少なくする。

なお、上記実施例では、クロック信号発生回路1から出力されるクロック信号を分周比の異なる2つの固定分周回路12、13で1/2、1/4に分局するようにしたが、これに限られず、固定分周回路の個数は1つ以上であれば良く、またその分周比も通宜に数定すれば良い。

#### (発明の幼果)


以上説明したように、本発明のマイクロコンビュータの動作速度制御装置によれば、動作速度の異なる「C装置が含まれていても、遅い動作速度の「C装置が選択されたときはマイクロコンビ

17:切换回路制御罐、

18: 切换回路出力信号稳。

特許出願人 アルプス電気株式会社

代表者 片 岡 筋 太 郎



#### 4. 図面の簡単な説明

第1 図は、本発明のマイクロコンピュータの動作速度制備装置の一実施例が組み込まれたマイクロコンピュータシステムのブロック回路図であり、第2 図は、従来のマイクロコンピュータシステムのブロック回路図である。

1:クロック発生回路、2:クロック信号線、

3:マイクロコンピュータ、

6 、 7 、 8 : 1 C 装置、

12, 13: 固定分周回路、14: 切換回路、

15. 16: 分周クロッック信号線、

#### 第1図

